大年夜尺寸面板加工

我的职业生涯始于制造薄膜RF（蓝宝石）载板，以及传统多层板和HDI。
过去的50年里，我一贯在研究和制造IC载板。
我深知PCB行业须要依赖半导体和射频载板的生产技能。

在制板尺寸是影响PCB生产效率、良率和本钱的主要成分。
如果制造商或组装商能够加工更大的在制板，那么在良率不受影响的情形下，生产率会提高，且每块PCB的本钱会低落。
良率是主要的工艺参数，会影响所有的本钱和性能指标。
良率是由毛病密度驱动的，会影响对更大在制板尺寸的选择。
在PCB制造中，不常提及毛病密度，而毛病密度是影响晶圆加工的紧张成分。

半导体行业用Poisson模型作为毛病密度模型预测半导体生产良率。
我用这个公式的倒数来打算PCB的初通率：

个中 FPY = 初通率 (%)

CI = PCB繁芜性指数

A, B = 制造能力系数

1970年，我开始事情时，IC和RF载板直径为100毫米（许多是蓝宝石，由于惠普利用的是蓝宝石上的硅，而不是纯硅），PCB在制板尺寸为12”12”(305 mm305 mm)。
由于HP-35科学打算器的遍及，1972年，我们在镀镍和银的12”16”在制板的新型高温层压板上制作LED COB载板(用于热压键合)。
为了降落本钱并提高生产率和生产能力，面板尺寸不断攀升至21” 26”(图1)。
IC载板尺寸最新标准是600 mm 600 mm(图1)，生产在制板见图2。

图1：多年来，有机载板(IC和RF)在制板的尺寸不断增加，达到了2126”，个中600 mm600 mm是半导体的新标准。

半导体封装行业向600毫米方形在制板的转变供应了将600毫米在制板分割为4个300毫米方形子在制板的能力，以便与传统的300毫米圆形晶圆探针测试设备一起利用。
这是短期内的驱出发分(图2)。
扩展关键光刻、金属沉积的工艺处理能力，以及完成600毫米在制板的其他工艺，对设备供应商提出了具有寻衅性但尚可实现的目标。

图2：PLC 2.0的第一个结果是带有嵌入式芯片的完备添补在制板。
（来源：Fraunhofer IZM）

新材料

下一代IC封装正在适应多芯片架构的需求。
虽然硅已知足了这一哀求，但其本钱和特性并不理想。
玻璃和改进有机材料的涌现可以知足这一需求。
这一计策非常符合电子系统涌现的巨大及新兴变革，例如高性能打算(high-performance computing,简称HPC)、人工智能，以及可能比人类更长于思考及驾驶的自动驾驶和电动汽车。
这须要器件、封装和打算体系构造模式具有与单独晶体管缩放完备不同的愿景和策略。
封装，可以被广泛地视为系统扩展，现在被视为可取代摩尔定律，可以实现更好的器件及更好的系统（图3）。

图3：封装I/O的摩尔定律意味着在过去60年中I/O的指数级发展演化（资料来源：乔治亚理工学院）

佐治亚理工大学及其行业互助伙伴正在开拓符合本钱、性能、功能、可靠性和小型化需求的前沿玻璃封装。
在一篇技能文章中，他们先容了关键的玻璃封装技能及其研发和商业化状况，还包括所有当前及未来的运用。
该文比拟了玻璃封装与硅及嵌入式封装等其他前沿技能。

下一代载板封装哀求必须实现缩小互连及I/O间距的几何构造、较低的介质和较高频率的损耗，对所有这些器件所需增加的散热适应性。
玻璃是空想的材料，经由多年的改进，可以知足许多不同的哀求。
图4显示了玻璃在制板上有机ABF膜中1m和1.5m线宽线距的特写。

图4：佐治亚理工大学用于HPC开拓的下一代高厚径比玻璃有机膜1m RDL

如图5所示，范例的铜柱倒装芯片键合的晶片间距为100m,I/O密度为每平方毫米105 I/O。
中国台湾台积电公司的集成扇出(integrated fan-out,简称InFO)技能可实现芯片间距为55 m，I/O密度为每平方毫米314 I/O。

为了进一步降落接口间距，行业开拓了新的互连技能，例如英特尔的EMIB(embedded multi-die interconnect bridge,简称EMIB，嵌入式多晶片互连桥)，可以实现45m的晶片焊盘间距和每平方毫米492的I/O密度。

第一代Deca M-Series系列在封装的有源晶片之上采取了平面化构造，再加上图形化技能，与EMIB比较，实现了相同的45m接口间距，而无需在载板中嵌入繁芜的桥接芯片。

利用第二代技能，这种晶片焊盘间距可以进一步缩小到20m，从而实现每平方毫米2518的I/O密度，增加了5倍以上。
通过第二代前辈的LDI和自动光学检测(AOI)设备与图形化技能相结合，为小芯片和前辈异构集成所需的超高密度焊盘间距和RDL密度供应了实现路子。
为了实现互连和扩散热量，须要贯穿玻璃通孔(Through-glass-vias,简称TGV)和铜柱。

图5：不同互连技能与Deca公司M系列之间的接口间距比拟（资料来源：Deca Technologies,Inc.）

总结

采取650mm 650mm在制板级扇出(PLFO)技能，可以在载体上组装4个300mm圆形或300mm方形扇出子在制板。
该技能能够重新利用重构和晶片/封装级加工设备，将重点放在在制板加工上，在再分配层工艺中实现最大的本钱效益。
载体的利用最大限度地减少了翘曲，许可在不影响可制造性的情形下实现更多的RDL。
可在较小的形状成分上完成制造流程，最大限度地减少了大尺寸板上的晶片移位考虑成分。
相同的设备和根本举动步伐也可用于后芯片PLFO或高密度、高质量的无芯载板。
可根据目前利用的PLFO试生产线共享制造流程细节。
针对大尺寸在制板阵列的SEMI新标准旨在降落本钱，以及提高多阵列晶片载板的性能和可靠性。

玻璃封装正在成为有机和硅封装之外的下一代封装平台。
已经在先芯片和后芯片的2.5D和3D架构中进行开拓。
佐治亚理工大学及其行业互助伙伴已经开拓出制造所需的所有构建模块技能。

更多内容可点击下方阅读原文查看，文章揭橥于《PCB007中国线上杂志》24年1月号。

声明：本文转自电子时期 ，作者ICONNECT007，文章版权、不雅观点归原作者所有，转载仅用于传播知识和分享信息，如有异议、见地或建议，请联系我们修正或删除，联系邮箱：kellyl@actintl.com.hk