史上“最强”的PCB布线设计之经验谈-附事理图！

在本文中，我们将谈论自动布线功能的精确利用和缺点利用，有无地平面时电流回路的设计谋略，以及对双面板元件布局的建议。

自动布线的优缺陷以及仿照电路布线的把稳事变

设计PCB时，每每很想利用自动布线。
常日，纯数字的电路板(尤其旗子暗记电平比较低，电路密度比较小时)采取自动布线是没有问题的。
但是，在设计仿照、稠浊旗子暗记或高速电路板时，如果采取布线软件的自动布线工具，可能会涌现一些问题，乃至很可能带来严重的电路性能问题。

例如，图1中显示了一个采取自动布线设计的双面板的顶层。
此双面板的底层如图2所示，这些布线层的电路事理图如图3a和图3b所示。
设计此稠浊旗子暗记电路板时，经仔细考虑，将器件手工放在板上，以便将数字和仿照器件分开放置。

采取这种布线方案时，有几个方面须要把稳，但最麻烦的是接地。
如果在顶层布地线，则顶层的器件都通过走线接地。
器件还在底层接地，顶层和底层的地线通过 电路板最右侧的过孔连接。

当检讨这种布线策略时，首先创造的弊端是存在多个地环路。
其余，还会创造底层的地线返回路径被水平旗子暗记线隔断了。
这种接地方案的可取之处是，仿照器件(12位A/D转换器MCP3202和2.5V参考电压源MCP4125)放在电路板的最右侧，这种布局确保了这些仿照芯片下面不会有数字地旗子暗记经由。

图3a和图3b所示电路的手工布线如图4、图5所示。
在手工布线时，为确保精确实现电路，须要遵照一些通用的设计 准则：只管即便采取地平面作为电流回路；将仿照地平面和数字地平面分开；如果地平面被旗子暗记走线隔断，为降落对地电流回路的滋扰，应使旗子暗记走线与地平面垂直；仿照电路只管即便靠近电路板边缘放置，数字电路只管即便靠近电源连接端放置，这样做可以降落由数字开关引起的di/dt效应。

这两种双面板都在底层布有地平面，这种做法是为了方便工程师办理问题，使其可快速明了电路板的布线。
厂商的演示板和评估板常日采取这种布线策略。
但是，更为普遍的做法是将地平面布在电路板顶层，以降落电磁滋扰。

图1 采取自动布线为图3所示电路事理图设计的电路板的顶层

图2 采取自动布线为图3所示电路事理图设计的电路板的底层

图3a 图1、图2、图4和图5中布线的电路事理图

图3b 图1、图2、图4和图5中布线的仿照部分电路事理图有无地平面时的电流回路设计

对付电流回路，须要把稳如下基本事变：

1. 如果利用走线，应将其只管即便加粗

PCB上的接地连接如要考虑走线时，设计应将走线只管即便加粗。
这是一个好的履历法则，但要知道，接地线的最小宽度是从此点到末端的有效宽度，此处“末端”指间隔电源连接端最远的点。

2. 应避免地环路

3. 如果不能采取地平面，应采取星形连接策略(见图6)

通过这种方法，地电流独立返回电源连接端。
图6中，把稳到并非所有器件都有自己的回路，U1和U2是共用回路的。
如遵照以下第4条和第5条准则，是可以这样做的。

4. 数字电流不应流经仿照器件

数字器件开关时，回路中的数字电流相称大，但只是瞬时的，这种征象是由地线的有效感抗和阻抗引起的。
对付地平面或接地走线的感抗部分，打算公式为V = Ldi/dt，个中V是产生的电压，L是地平面或接地走线的感抗，di是数字器件的电流变革，dt是持续韶光。

对地线阻抗部分的影响，其打算公式为V= RI, 个中，V是产生的电压，R是地平面或接地走线的阻抗，I是由数字器件引起的电流变革。
经由仿照器件的地平面或接地走线上的这些电压变革，将改变旗子暗记链中信 号和地之间的关系(即旗子暗记的对地电压)。

5. 高速电流不应流经低速器件

与上述类似，高速电路的地返回旗子暗记也会 造成地平面的电压发生变革。
此滋扰的打算公式和上述相同，对付地平面或接地走线的感抗，V = Ldi/dt ；对付地平面或接地走线的阻抗，V = RI 。
与数字电流一样，高速电路的地平面或接地走线经由仿照器件时，地线上的电压变革会改变旗子暗记链中旗子暗记和地之间的关系。

图4 采取手工走线为图3所示电路事理图设计的电路板的顶层

图5 采取手工走线为图3所示电路事理图设计的电路板的底层

图6 如果不能采取地平面，可以采取“星形”布线策略来处理电流回路

图7 分别隔的地平面有时比连续的地平面有效，图b)接地布线策略比图a) 的接地策略空想

6. 不管利用何种技能，接地回路必须设计为最小阻抗和容抗

7. 如利用地平面，分别隔地平面可能改进或降落电路性能，因此要谨慎利用

分开仿照和数字地平面的有效方法如图7所示

图7中，精密仿照电路更靠近接插件，但是与数字网络和电源电路的开关电流隔离开了。
这是分别隔接地回路的非常有效的方法，我们在前面谈论的图4和图5的布线也采取了这种技能。

超强PCB布线设计履历谈附事理图(二）

工程领域中的数字设计职员 和数字电路板设计专家在不断增加，这反响了行业的发展趋势。
只管对数字设计的重视带来了电子产品的重大发展，但仍旧存在，而且还会一贯存在一部分与仿照或现实环境接口的电路设计。
仿照和数字领域的布线策略有一些类似之处，但要得到更好的结果时，由于其布线策略不同，大略电路布线设计就不再是最优方案了。

本 文就旁路电容、电源、地线设计、电压偏差和由PCB布线引起的电磁滋扰(EMI)等几个方面，谈论仿照和数字布线的基本相似之处及差别。

仿照和数字布线策略的相似之处

旁路或去耦电容

在布线时，仿照器件和数字器件都须要这些类型的电容，都须要靠近其电源引脚连接一个电容，此电容值常日为0.1mF。
系统供电电源侧须要另一类电容，常日此电容值大约为10mF。

这些电容的位置如图1所示。
电容取值范围为推举值的1/10至10倍之间。
但引脚须较短，且要只管即便靠近器件(对付0.1mF电容)或供电电源(对付10mF电容)。

在 电路板上加旁路或去耦电容，以及这些电容在板上的位置，对付数字和仿照设计来说都属于知识。
但有趣的是，其缘故原由却有所不同。
在仿照布线设计中，旁路电容常日用于旁路电源上的高频旗子暗记，如果不加旁路电容，这些高频旗子暗记可能通过电源引脚进入敏感的仿照芯片。

一样平常来说，这些高频旗子暗记的频率超出仿照器件抑制高频信 号的能力。
如果在仿照电路中不该用旁路电容的话，就可能在旗子暗记路径上引入噪声，更严重的情形乃至会引起振动。

图1 在仿照和数字PCB设计中，旁路或去耦电容(1mF)应只管即便靠近器件放置。
供电电源去耦电容(10mF)应放置在电路板的电源线入口处。
所有情形下，这些电容的引脚都应较短

、图2 在此电路板上，利用不同的路线来布电源线和地线，由于这种不恰当的合营，电路板的电子元器件和线路受电磁滋扰的可能性比较大

图3 在此单面板中，到电路板上器件的电源线和地线彼此靠近。
此电路板中电源线和地线的合营比图2中恰当。
电路板中电子元器件和线路受电磁滋扰(EMI)的可能性降落了679/12.8倍或约54倍

对付掌握器和处理器这样的数字器件，同样须要去耦电容，但缘故原由不同。
这些电容的一个功能是用作“微型”电荷库。
在数字电路中，实行门状态的切换常日须要 很大的电流。

由于开关时芯片上产生开关瞬态电流并流经电路板，有额外的“备用”电荷是有利的。
如果实行开关动作时没有足够的电荷，会造成电源电压发生很大变革。
电压变革太大，会导致数字旗子暗记电平进入不愿定状态，并很可能引起数字器件中的状态机缺点运行。
流经电路板走线的开关电流将引起电压发生变革，电路板 走线存在寄生电感，可采取如下公式打算电压的变革：V = LdI/dt

个中，V = 电压的变革；L = 电路板走线感抗；dI = 流经走线的电流变革；dt =电流变革的韶光。

因此，基于多种缘故原由，在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是较好的做法。

电源线和地线要布在一起

电源线和地线的位置良好合营，可以降落电磁滋扰的可能性。
如果电源线和地线合营不当，会设计出系统环路，并很可能会产生噪声。
电源线和地线合营不当的PCB设计示例如图2所示。

此电路板上，设计出的环路面积为697cm2。
采取图3所示的方法，电路板上或电路板外的辐射噪声在环路中感应电压的可能性可大为降落。

仿照和数字领域布线策略的不同之处

地平面是个难题

电路板布线的基本知识既适用于仿照电路，也适用于数字电路。
一个基本的履历准则是利用不间断的地平面，这一知识降落了数字电路中的dI/dt(电流随时 间的变革)效应，

这一效应会改变地的电势并会使噪声进入仿照电路。
数字和仿照电路的布线技巧基本相同，但有一点除外。
对付仿照电路，还有其余一点须要把稳，便是要将数字旗子暗记线和地平面中的回路只管即便阔别仿照电路。

这一点可以通过如下做法来实现：将仿照地平面单独连接到系统地连接端，或者将仿照电路放置在电 路板的最远端，也便是线路的末端。
这样做是为了保持旗子暗记路径所受到的外部滋扰最小。
对付数字电路就不须要这样做，数字电路可容忍地平面上的大量噪声，而不会涌现问题。

图4 (左)将数字开关动作和仿照电路隔离，将电路的数字和仿照部分分开。
(右) 要尽可能将高频和低频分开，高频元件要靠近电路板的接插件

图5 在PCB上布两条靠近的走线，很随意马虎形成寄生电容。
由于这种电容的存在，在一条走线上的快速电压变革，可在另一条走线上产生电流旗子暗记

图6 如果不把稳走线的放置，PCB中的走线可能产生线路感抗和互感。
这种寄生电感对付包含数字开关电路的电路运行是非常有害的

元件的位置

如上所述，在每个PCB设计中，电路的噪声部分和“安静”部分(非噪声部分)要分别隔。
一样平常来说，数字电路“富含”噪声，而且对噪声不敏感(由于数字电路有较大的电压噪声容限)；相反，仿照电路的电压噪声容限就小得多。
两者之中，仿照电路对开关噪声最为敏感。
在稠浊旗子暗记系统的布线中，这两种电路要分别隔，如图4所示。

PCB设计产生的寄生元件

PCB设计中很随意马虎形成可能产生问题的两种基本寄生元件：寄生电容 和寄生电感。
设计电路板时，放置两条彼此靠近的走线就会产生寄生电容。
可以这样做：在不同的两层，将一条走线放置在另一条走线的上方；或者在同一层，将一条走线放置在另一条走线的阁下，如图5所示。

在这两种走线配置中，一条走线上电压随韶光的变革(dV/dt)可能在另一条走线上产生电流。
如果另一条走线 是高阻抗的，电场产生的电流将转化为电压。

快速电压瞬变最常发生在仿照旗子暗记设计的数字侧。
如果发生快速电压瞬变的走线靠近高阻抗仿照走线，这种偏差将严重影响仿照电路的精度。
在这种环境中，仿照电路有两个不利的方面：其噪声容限比数字电路低得多；高阻抗走线比较常见。

采取下述两种技能之一可以减少这种征象。

最常用的技能是根据电容的方程，改变走线之间的尺寸。
要改变的最有效尺寸是两条走线之间的间隔。
该当把稳，变量 d在电容方程的分母中，d增加，容抗会降落。
可改变的另一个变量是两条走线的长度。
在这种情形下，长度L降落，两条走线之间的容抗也会降落。

另一种技能是在这两条走线之间布地线。
地线是低阻抗的，而且添加这样的其余一条走线将削弱产生滋扰的电场，如图5所示。

电路板中寄生电感产生的事理与寄生电容形成的事理类似。
也是布两条走线，在不同的两层，将一条走线放置在另一条走线的上方；或者在同一层，将一条走线放 置在另一条的阁下，如图6所示。

在这两种走线配置中，一条走线上电流随韶光的变革(dI/dt)，由于这条走线的感抗，会在同一条走线上产生电压；并由于互感的存在，会在另一条走线上产生成比例的电流。
如果在第一条走线上的电压变革足够大，滋扰可能会降落数字电路的电压容限而产生偏差。

并不但是在数字电路 中才会发生这种征象，但这种征象在数字电路中比较常见，由于数字电路中存在较大的瞬时开关电流。

为肃清电磁滋扰源的潜在噪声，最好将“安静”的仿照线路和噪声I/O端口分开。
要设法实现低阻抗的电源和地网络，应只管即便减小数字电路导线的感抗，只管即便降落仿照电路的电容耦合。

结语

数字和仿照范围确定后，谨慎地布线对得到成功的PCB至关主要。
布线策略常日作为履历准则向大家先容，由于很难在实验室环境中测试出产品的终极成功与否。
因此，只管数字和仿照电路的布线策略存在相似之处，还是要认识到并负责对待其布线策略的差别。

超强PCB布线设计履历谈附事理图(三）

布线须要考虑的问题很多，但是最基本的的还是要做到周密，谨慎。

寄生元件危害最大的情形

印刷电路板布线产生的紧张寄生元件包括：寄生电阻、寄生电容和寄生电感。
例如：PCB的寄生电阻由元件之间的走线形成；电路板上的走线、焊盘和平行走线会产生寄生电容；寄生电感的产生路子包括环路电感、互感和过孔。
当将电路事理图转化为实际的PCB时，所有这些寄生元件都可能对电路的有效性产生滋扰。

本文将对最棘手的电路板寄生元件类型 — 寄生电容进行量化，并供应一个可清楚看到寄生电容对电路性能影响的示例。

图1 在PCB上布两条靠近的走线，很随意马虎产生寄生电容。
由于这种寄生电容的存在，在一条走线上的快速电压变革会在另一条走线上产生电流旗子暗记。

图2 用三个8位数字电位器和三个放大器供应{{65536:0}}个差分输出电压，组成一个16位D/A转换器。
如果系统中的VDD为5V，那么此D/A转换器的分辨率或LSB大小为76.3mV。

图3 这是对图2所示电路的第一次布线考试测验。
此配置在仿照线路上产生不规律的噪声，这是由于在特天命字走线上的数据输入码随着数字电位器的编程需求而改变。

寄生电容的危害

大多数寄生电容都是靠近放置两条平行走线引起的。
可以采取图1所示的公式来打算这种电容值。

在稠浊旗子暗记电路中，如果敏感的高阻抗仿照走线与数字走线间隔较近，这种电容会产生问题。
例如，图2中的电路就很可能存在这种问题。

为讲解图2所示电路的事情事理，采取三个8位数字电位器和三个CMOS运算放大器组成一个16位D/A转换器。
在此图的左侧，在VDD和地之间跨接了两 个数字电位器(U3a和U3b)，其抽头输出连接到两个运放(U4a和U4b)的正相输入端。
数字电位器U2和U3通过与单片机(U1)之间的SPI接口 编程。
在此配置中，每个数字电位器配置为8位乘法型D/A转换器。
如果VDD为5V，那么这些D/A转换器的LSB大小即是19.61mV。

这两个数字电位器的抽头都分别连接到两个配置了缓冲器的运放的正相输入端。
在此配置中，运放的输入端是高阻抗的，将数字电位器与电路其它部分隔离开了。
这两个放大器配置为其输出摆幅限定不会超出第二级放大器的输入范围。

图 4 在此示波器照片中，最上面的波形取自JP1(到数字电位器的数字码)，第二个波形取自JP5(相邻仿照走线上的噪声)，最下面的波形取自TP10(16位D/A转换器输出真个噪声)。

图5 采取这种新的布线，将仿照线路和数字线路隔离开了。
增大走线之间的间隔，基本肃清了在前面布线中造成滋扰的数字噪声。

图 6 图中示出了采取新布线的16位D/A转换器的单个码转换结果，对数字电位器编程的数字旗子暗记没有造成数字噪声。

为使此电路具有16位D/A转换器的性能，采取第三个数字电位器(U2a)跨接在两个运放(U4a和U4b)的输出端之间。
U3a和U3b的编程设定经 数字电位器后的电压值。

如果VDD为5V，可以将U3a和U3b的输出编程为相差19.61mV。
此电压大小经第三个8位数字电位器R3，则自左至右全体 电路的LSB大小为76.3mV。
此电路得到最优性能所需的严格器件规格如表1所示。

此电路有两种基本事情模式。
第一种模式可用于获 得可编程、可调节的直流差分电压。
在此模式中，电路的数字部分只是偶尔利用，在正常事情时不该用。
第二种模式是可以将此电路用作任意波形发生器。
在此模式中，电路的数字部分是电路运行的必需部分。
此模式中可能发生电容耦合的危险。

图2所示电路的第一次布线如图3所示。
此电路是在实验室中快速设计出的，没有把稳细节。
在检讨布线时，创造将数字走线布在了高阻抗仿照线路的阁下。
须要强调的是，第一次就该当精确布线，本文的目的是为了讲解如何识别问题及如何对布线做重大改进。

看一下此布线中不同的走线，可以明显看到哪里可能存在问题。
图中的仿照走线从U3a的抽头连接到U4a放大器的高阻抗输入端。
图中的数字走线传送对数字电位器设置进行编程的数字码。

在测试板上经由丈量，创造数字走线中的数字旗子暗记耦合到了敏感的仿照走线中，拜会图4。

系统中对数字电位器编程的数字旗子暗记沿着走线逐渐传输到输出直流电压的仿照线路。
此噪声通过电路的仿照部分一贯传播到第三个数字电位器(U5a)。
第三个数字电位器在两个输出状态之间翻转。
办理这个问题的方法紧张是分别隔走线，图5示出了改进的布线方案。

改变布线的结果如图6所示。
将仿照和数字走线仔细分开后，电路成为非常“干净”的16位D/A转换器。
图中的波形是第三个数字电位器的单码转换结果76.29mV。

结语

数字和仿照范围确定后，谨慎布线对得到成功的PCB是至关主要的。
尤其是有源数字走线靠近高阻抗仿照走线时，会引起严重的耦合噪声，这只能通过增加走线之间的间隔来避免。