快速判断印刷电路板（PCB）设计质量的7种方法

　　在与硬件企业家互助的多年中，我看到了太多设计不佳的印刷电路板（PCB）案例，这些案例永久都无法知足商业生产的质量哀求。
　　　　在某些情形下，这些委员会是由企业家自己设计的，而有时又是由自由工程师设计的。

　　　　尤其是在聘请假定的专家来设计PCB的情形下，能够判断其事情质量很主要。
　　　　正如我认为许多电气工程师会赞许的那样，大多数工程师从来没有在学校教过PCB设计，因此，请务必避免雇用缺少实际PCB设计履历的工程师。
　　　　只管确实须要PCB设计专家来进行适当的完全设计审查，但仍有一些方法可以快速判断PCB设计的质量。
　　　　事理图可以见告您如何将各个组件连接在一起以供应给定的功能。
但是，就其本身而言，它供应了有关如何将组件实际放置并连接在一起以供应功能产品的非常有限的信息。
　　　　例如，事理图线转换为印刷电路板（PCB）上的走线。
但是，除非在事理图中明确记录，否则事理图险些不会供应关于这些线路所携带旗子暗记种类的信息。
　　　　如果由与设计事理图的工程师不同的工程师设计PCB布局，则此事理图文档尤为主要。
　　　　这些线路中的旗子暗记可能是低电平，低噪声的旗子暗记，必须将其从更喧华的PCB走线中移开，以免产生噪声。
　　　　或者，它们可能是快速的数据或时钟旗子暗记，它们扇出到多个芯片上的许多引脚。
在这种情形下，走线的长度应匹配，并保持较短，以避免延迟不匹配。
　　　　如果没有精确设计这些走线，则某些PCB可能会起浸染，而某些PCB可能不会起浸染，这取决于用于添补每个PCB的组件的特性和公差。
　　　　换句话说，纵然PCB虔诚地实现了完全事情事理图的所有组件互连，终极产品也可能无法按预期事情。
　　　　本文先容了7种快速判断PCB设计质量的方法。
　　　　这里的重点是布局和组件放置，而不是电路板布局本身的实际质量（这完备取决于电路板制造商）。
　　　　末了，本文并非旨在具有很高的技能性，并且当然不会涵盖所有可能性，尤其是对付高度繁芜的设计或具有独特哀求的设计。
　　　　本文的目的是向您展示如何快速确定您的PCB设计是否不良，由于在PCB设计的某些特定领域中，新设计师最有可能做错事情。
　　　　＃1 – PCB走线　　　　总体看一下PCB上的可见迹线。
这些将被阻焊剂覆盖，阻焊剂是聚合物的类似漆的薄层，覆盖铜迹线以防止氧化和短路。
　　　　该层常日为绿色，但也可以利用其他颜色。
请把稳，白色阻焊层每每会使痕迹最丢脸见。
在大多数情形下，只需利用标准绿色即可。
　　　　其余，实际上只有顶层和底层是可见的，并且如果板子有两层以上，您将看不到内部层。
只管如此，仅审查外部层仍应供应一些有关设计质量的线索。
　　　　首先，查看所有迹线是否都在没有急剧波折的直线段中延伸。
锐角对付某些高功率和高频走线可能很麻烦。
　　　　与其考试测验确定哪些迹线可以接管90波折，不如大略地避免它们。
无论如何，可以设置大多数CAD PCB布局软件包来避免此问题。
　　　　请把稳，有一些例外。
一些印刷电感器是方形的同心螺旋形，一些印刷天线具有急剧的波折。
但是，这两个都易于识别。
　　　　＃2 –去耦电容器　　　　所有芯片须要电源才能正常事情，但是当发生什么电源一段间隔从芯片须要电源了吗？在这些情形下，必须通过PCB走线（只管常日通过内层上的PCB电源板）为芯片供电。
　　　　去耦电容器的位置非常靠近芯片的电源引脚，以滤除任何高频噪声，以免对芯片产生负面影响。
　　　　常日，如果一个芯片具有多个VDD引脚，则每个这样的引脚都须要至少一个去耦电容器，有时还须要更多。
　　　　这些去耦电容器的物理位置应非常靠近它们该当去耦的引脚。
如果这没有发生，则厥后果将大大降落。
　　　　如果您的PCB设计在大多数微芯片的电源引脚阁下没有放置去耦电容器，那么这解释设计禁绝确。
　　　　如果您雇用了某人来设计PCB，但他们没有精确处理去耦电容器，那么您该当找一名新设计师。
　　　　＃3 – PCB走线的长度均衡　　　　在哀求多个旗子暗记之间具有精确定时关系的设计中，PCB走线的长度必须匹配。
例如，当将高速时钟旗子暗记路由到多个芯片或在微处理器和RAM 存储器之间运行的数据和地址总线时，这一点至关主要。
　　　　这样可以确保所有旗子暗记以相同的延迟到达目的地，从而保留了旗子暗记沿之间的关系。
这须要访问事理图，并知道哪一组旗子暗记线须要精确的时序关系。
　　　　然后，按照走线查看是否已实现某种走线长度均衡（称为延迟线）。
这些延迟线常日看起来像波折的线，如下图1所示。

　图1 – PCB延迟线用于确保旗子暗记同时到达

　　　　请把稳，旗子暗记路径中的过孔会导致额外的延迟。
如果无法避免这些问题，请检讨所有须要精确时序关系的走线，并确保它们具有相同数量的通孔。
或者，您可以利用延迟线来补偿通孔引起的延迟。
　　　　＃4 –天线馈线　　　　如果您的设计包括无线电发射器，吸收器或收发器（发射器和吸收器组合在一起），则它必须具有天线。
　　　　为了得到最佳性能，RF芯片上射频（RF）引脚之间的馈线应与与其相连的馈线阻抗匹配。
反过来，该馈线必须匹配天线的阻抗。
　　　　为了使天线和无线电芯片之间的功率传输最大化，此阻抗匹配是必需的。
　　　　任何不匹配都会导致实际传输功率的减小，从而减小事情范围。
该馈线只是具有受控阻抗的PCB走线，该阻抗与天线阻抗（常日为50）匹配。
　　　　如果发射机的输出阻抗与馈线的阻抗不匹配，则常日采取由电感器和电容器组成的匹配网络。
　　　　为了实现受控阻抗，馈线是PCB走线，其打算出的宽度在接地层上延伸。
该走线的宽度取决于铜走线的厚度，PCB基板的厚度和介电常数。
　　　　有许多在线工具可用来打算给定铜厚度和基板材料所需的确切宽度，并且最好在实际的PCB中确认确实如此。
我最喜好的是可以从Broadcom下载的名为AppCAD的免费软件。
　　　　如果天线是PCB天线，则应位于PCB的一侧，没有任何接地平面。
该当打消任何其他痕迹，并阔别任何大型组件。
　　　　天线周围的丝网印刷标记常日很好，但是铜制标记（例如PCB编号或公司名称）会使天线失落谐。
　　　　＃5 –元件放置　　　　除了放置去耦电容器外，在电路板上放置元件还有其他一些把稳事变。
　　　　这里有一些把稳事变：　　　　如果电路中包含电感器，则不应将它们放置得太近。
电感产生磁场。
将它们紧密地放置在一起，尤其是首尾相连可能会导致它们之间不必要的耦合。
　　　　此外，电感器不应靠近大型金属物体放置。
磁场会在这些物体中感应出电流，这会改变电感器的值。
　　　　环形或圆环形的电感器常日不易产生杂散磁场，因此其影响较小。
如果无法避免将电感器靠近放置，则应将它们彼此垂直放置，以减少不必要的互耦合。
　　　　如果电路板上装有功率电阻器或任何有大量热量产生的组件，则须要考虑热量对附近其他组件的影响。
　　　　例如，如果电路包含用于补偿环境温度影响的热敏电阻，则不应将其靠近任何功率电阻放置。
温度补偿电容器也是如此。
　　　　如果电路包含板载开关稳压器，则与之干系的所有组件都应物理定位在PCB的一部分上，并尽可能阔别处理小旗子暗记的部分。
这些每每会产生明显的开关噪声，会对噪声敏感的电路部分产生负面影响。
　　　　如果PCB直接在电源部分上直接施加了互换电源，则互换侧应位于电路板的一个部分。
　　　　此外，PCB本身应具有物理樊篱，以将AC与板的别的部分分别隔。
常日，这是通过在PCB中有一个将两个部分分开的插槽来实现的。
　　　　＃6 –迹线宽度和布线　　　　携带大电流的走线应适当调度大小。
下图2显示了针对不同额定电流的IPC（印刷电路研究所）推举的走线（有时也称为走线）宽​度：

图2 – IPC建议的各种电流走线宽度

　　　　　　由于噪声拾取问题，携带小仿照旗子暗记的走线不应与携带数字或快速变革旗子暗记的走线平行。
　　　　同样，一样平常来说，连接电感的走线不应超过所需宽度。
它们可能像天线一样事情，并产生有害的射频发射。
　　　　＃7 –地面和地面　　　　对付任何中等繁芜的PCB，最好至少利用四层板，两层内层为电源和接地层。
　　　　如果设计同时包含仿照和数字部分，则应将接地层分开，并且仅在公共点（常日电源负极）处连接。
这样可以避免来自数字部分的大接地电流尖峰对仿照部分产生不利影响。
　　　　如果仅利用两层，则每个子电路接地回路的走线应分开，然后将它们全部连接在电源负极度子上。
　　　　如下图3所示，将任何子部分或IC的接地回路连接到公共接地回路中，使其返回电源负极，这是不好的设计。

　图3 –利用公共接地回路的系统示意图

　　　　这里的问题是PCB铜走线确实具有一定的电阻。
因此，通过走线的电流将导致电压低落。
在上面的示例中，走线最右真个芯片将看到其接地参考电压高于真实接地参考电压。
　　　　此外，其接地将根据图中左侧所有芯片的返回电流而反弹。
　　　　结论　　　　无论您是学习设计自己的PCB还是操持将其外包给电气工程师，都须要能够判断PCB设计的质量。
　　　　如果您没有设计履历并且将PCB设计外包​​，那么请把稳本文突出显示的七个领域，以确定您的工程师是否值得您付出他们的代价。
　　　　实际上，如果他们不符合这七个标准中的任何一个，那么我建议您考虑探求新设计师。
另一方面，如果您要设计自己的PCB，请确保避免这些常见缺点。
　　　　无论如何，在进行原型开拓之前，由独立工程师进行完全的设计审查总是一个好主张。