工程师下场吐槽：从事芯片研发工作是一种什么体验

我在一家通信芯片公司事情多年，soc设计岗位，体验如下。

1、事情紧张充足，须要做的事情很多，实质肯定的设计，也便是RTL coding，还要support 验证，后端，软件，平台，DFT等多个部门。

2、不忙的时候写写设计文档，画画设计图。

3、平时各种谈论，时序问题，debug问题，面积问题，功耗问题最多。

4、谈论时候便是头脑风暴和灵感迸发的时候，非常故意思。

5、平时确实也有很多烦苦处，便是别的部门啥都问你，大略的繁芜的，有的觉得很弱智。

天津大学微电子博士毕业的李狗蛋表示：

每天上午如果当天没有须要我填表写报告等必须做的事情，我一样平常都是在看书。
针对我手上的项目看看教科书上相应的模块，或者看我感兴趣的模块。

顺便看看我的几只股票。

如果有表或者报告要写，我就写这个。

下午把须要仿真的模块调出来，根据我看书的理解算一下，调一下。
还调不对就看论文。

到了三点股市休市，休市后是我画版图和画报告用图，填表，写报告的韶光。

然后就放工了。

我倒是基本上不加班。

中间喝茶，吹水，吃零食，刷手机兼有之。

有测试任务的话一样平常也是都安排不才午。
安歇活动就全没了。

论体验和读书的时候差不多，读书的时候还能睡到中午，现在必须准点高下班，赚得比读书的时候多多了。
衣食无忧，也不担心失落业，只是期待自己赶紧到45岁。

电子科大集成电路硕士表示：

身边的人普遍学历都很高，每天事情要动脑筋的地方有很多。

设计思考写文档韶光比coding的韶光长很多。

debug的韶光最长。

常常写脚本，不然很多东西自己一个一个改太费劲了。

随时谈论，随时头脑风暴，觉得周围随时都有人正在谈论问题。

IC验证的工程师表示：

我从事的是ic验证岗位，刚入行的时候都是激情恨不得一天就住在公司，放工后再连续学习；1-2年的时候会时常疑惑自己，为什么组内小伙伴效率都很高，是不是有什么速成法；2年后虽然说还是低级工程师，但已经逐步不再焦虑了，造诣感有但不敷吧，但是以为普通家庭的小孩（双非材料）能拿到这些 个年薪是件足够幸运的事情，就更热爱现在的事情了~也更光彩自己21年年初入行是精确的，放在现在肯定泡池子！

事情2年多，对芯片设计最大的感想熏染是难度不小，学习和实践完备是两回事，刚入门的UVM就打蒙一批人；针对付一个小问题小bug,新人花费半个月时候还没处理好也是常有的事；

事情迭代次数多，有时候会以为呆板且繁琐；设计需求修正导致验证大改；设计bug导致验证大改；验证自己的bug导致验证大改；说到底验证事情便是一直的debug，不是正在debug，便是准备debug；五天一大改，3天一小改；

事情中须要进行大量的测试和调试，同时可能须要花费数周或数月的韶光才算完成任务，难免在这个中会产生一些负面感情：以为无聊且呆板！
无数次迭代回归，回归，回归，回归挂了，查问题，改环境，回归，回归，回归，回归挂了，循环。
重复事情无进展。

并且屁事还是挺多的：要随机、要自动check、要各种覆盖率、要各种文档，但是终极却不会表示在产品中；比较较而言验证事情造诣感相对付低；项目成功是前后端设计牛逼，项目失落败是验证水，这么大略的问题都创造不了？

很多人都说验证天花板低，上限不足！
说都听过或见过总架构师、总设计师，但是没听过总验证师呢？但是我以为吧，上限天花板也不是给我说的，能够到达天花板这个级别的工程师真的是太少了，以是不论验证还是设计，根据自身情形选择吧！

入行半年多的新兵表示：

旗子暗记链数模稠浊方向，说说半年来的感想熏染。

事情的时候时时时就要沟通项目需求，架构的SPEC虽然立项就定了，但是性能实在没有那么空想的，有时候是会不断的改动架构和方案，每天都在发展。

忙的时候一周做几个方案，原型做好几个末了再权衡利弊订结果，很多cell的仿真向量从较为粗浅的大略仿真到越来越繁芜的剖析，考虑的东西也越来越多。

压力大的时候做梦都在想bug是什么导致的，在不断的办理bug的过程中也对旗子暗记链路的把握越来越明确，对旗子暗记处理的理解也从奥本海默的书上一些抽象观点逐步蜕变到物理观点上。

仿真的时候为了优化仿真模型做了很多仿真优化，Verilog A是真的好用。

来源于半导体行业芯声，作者石大小生

半导体工程师半导体履历分享，半导体成果互换，半导体信息发布。
半导体行业动态，半导体从业者职业方案，芯片工程师发展进程。
208篇原创内容"大众年夜众号