多维演进合见工软重磅宣告多款国产自研新一代EDA对象与IP解决筹划

多维演进，合见工软重磅发布多款国产自研新一代EDA工具与IP办理方案

在发布计策与创新成果的同时，合见工软还与上海集成电路技能与家当促进中央正式签署了计策互助协议，通过上风互补，打造长期、友好、多赢的计策互助伙伴关系，共同搭建以国产EDA软件为根本的中国集成电路设计自主研发生态做事平台，建立集人才、技能、数据、产品、运用、行业于一体的可持续家当生态，助力中国机场电路家当的可持续发展。

本次发布的创新产品为：

商用级、高性能、全场景验证硬件系统UniVista Unified Verification Hardware System（简称“UVHS”）

商用级虚拟原型设计与仿真工具套件UniVista V-Builder/vSpace

商用级、高效测试向量自动天生工具UniVista Tespert ATPG

全新一代UniVista EDMPro电子系统研发管理平台

首款自主知识产权的全国产PCIe Gen5完全办理方案UniVista PCIe Gen5 IP

合见工软作为数字芯片EDA技能的创新领导公司，在技能更为领先、寻衅更繁芜的数字芯片设计和验证领域已有多项创新成果。
本次发布的五款新产品，提升了目前国产EDA工具关键点的技能水平，展现了合见工软强大的研发能力和对客户的支持能力。

个中，全新发布的全场景验证硬件系统UVHS与商用级虚拟原型设计与仿真工具套件UniVista V-Builder/vSpace组合，同时结合公司原有的多款验证产品包括数字仿真器UVS、数字调试器UVD、验证管理软件VPS等产品，已全面覆盖从早期虚拟架构设计建模、中期硬件仿真加速、中期子系统级软件到后期全芯片级原型验证的全场景需求，搭建了完全的全国产自主自研数字芯片验证全流程办理方案。

合见工软首席技能官贺培鑫表示：“合见工软在成立短短两年半的韶光以来，从数字验证切入，目前已经在数字芯片全流程EDA工具与设计IP、系统级领域达到多维演进、广泛布局，展现了合见工软强大的研发能力和完善的平台型机制支撑能力。
本次发布的全场景验证硬件系统UVHS，进一步加强合见工软在数字芯片验证EDA市场的竞争力。
同时快速推出运用于数字芯片实现流程的可测试设计工具UVTespert-ATPG，正式挺进了数字芯片实现EDA市场。
在IP方面，我们成功并购北京诺芮，进入设计IP市场，并大大加速了诺芮原有IP在头部企业的商业拓展和新产品推出进程，不到一年韶光即推出全新PCIe Gen5掌握器IP。
同时，推出的早期架构探索和片上软件开拓的虚拟原型设计工具V-Builder/vSpace，进一步加强我们在数字芯片早期架构探索和软件开拓市场的竞争力，以及运用于整机系统板级设计的新一代电子产品设计数据管理平台EDMPro，构筑了‘芯片-软件-系统-运用’的芯片与整机系统联动设计与家当生态。
”

精工匠心，验证赋能：全场景验证硬件系统彰显自主创新力

近年来智能驾驶、数据中央、人工智能等大规模芯片运用不断呈现，芯片公司的设计与验证团队持续面临越来越大的设计规模和功能集成度所带来的仿真性能和验证任务的繁芜多样性的寻衅。
对付芯片公司而言，一方面，急需办理数十亿门规模以上的设计如何在系统软硬件验证阶段，快速的实现设计启动，获取更高的仿真性能，从而在有效的韶光内实行完软硬件协同调试任务；另一方面，也渴望更早开始以更快的速率实行更为繁芜的运用软件，以进行更为广泛的系统测试和量产软件开拓。

合见工软推出全新商用级、高性能、全场景验证硬件系统UniVista Unified Verification Hardware System（简称“UVHS”），以更好地办理大规模数字芯片功能验证流程中所面对的仿真性能、设计启动效率和繁芜多任务场景的寻衅。
UVHS是创新的高性能、大容量全场景验证专用硬件加速平台，集成了自主研发的全流程时序驱动的智能编译软件UVHS Compiler，可以在单一验证EDA系统中以不同运行模式，来应对繁芜多样的SoC软硬件验证任务所带来的全场景哀求。
目前该产品已在多家客户的主流大芯片项目中成功完成超过60亿门设计规模的实际商业化支配，并实现成功流片迭代。

全场景验证硬件系统UVHS是合见工软更广泛的数字EDA产品组合的主要产品之一，结合其它验证产品打造了全场景验证办理方案，目前已实现了在HPC、AI加速卡、GPU、ADAS、DPU等领域的海内头部IC企业中的成功支配运用，在数字芯片EDA工具的高端市场上，全面展示了合见工软公司产品的强大技能实力和对客户的支持能力。

复兴微电子有线系统部部长贺志强表示： “合见工软的高性能原型验证平台UV APS已在复兴通讯的多个项目中得到成功支配，并在我们的各个工程团队中收到了积极的反馈。
我们非常高兴地看到，基于成熟的软硬件系统架构，合见工软推出了高效能的全场景验证硬件系统UVHS。
该产品为我们在软硬件协同验证方面所面临的性能和调试寻衅供应了一个精良的办理方案。
在我们的项目中，常常会在硬件加速器上实行一些长软件测试用例，以是运行性能和快速定位问题的能力是我们的必须哀求。
UVHS的高效定位调试功能对我们非常有用，结合全旗子暗记可见能力，能够帮我们迅速找到问题根因，其在多个项目中展示了出色的效果。
我们期待在未来的互助中看到UVHS的更广泛运用，以提高生产效率并加速项目的完成。
”

全场景验证，软硬件协同开拓：虚拟原型办理方案

完全的电子系统级办理方案包括芯片硬件和运行在芯片上的运用软件，随着系统对软件需求的不断增长，软件开拓现已成为芯片开拓过程中最耗费韶光和资源的环节之一，须要尽可能的在芯片开拓周期中让软件的开拓测试事情提前开始，不再依赖于芯片硬件的开拓状态，通过软硬件协同以并行开拓，加速产品整体开拓的进度。

合见工软推出商用级虚拟原型设计与仿真工具套件UniVista V-Builder/vSpace，包括系统级原型设计工具V-Builder和虚拟原型仿真环境vSpace。
可以帮助用户在芯片与整机系统设计过程中更早的开始进行软件开拓、架构探索与软件功能调试，实现软硬件协同设计与验证，提高开拓效率，缩短产品上市韶光。

创新的UniVista V-Builder/vSpace打破了传统的基于真实硬件的软件开拓与测试限定，办理了软硬件解耦难题，并且在原型创建、编译与仿真性能方面更具上风。
该平台与全场景验证硬件系统UVHS、前辈FPGA原型验证系统UV APS和系统级IP验证方案HIPK组合成为合见工软芯片到系统（Silicon to System）全场景验证办理方案，并已经实现了在人工智能等领域的海内头部IC企业中的成功支配运用。

燧原科技验证平台卖力人任承志表示：“虚拟原型技能通过将软硬件集成开拓验证左移、以及灵巧易用的快速支配特点，已证明为燧原科技的产品高质量高效率交付供应可靠的流程保障。
我们与合见工软的专家团队深度互助，在项目设计中选用UniVista V-Builder/vSpace工具套件，它可以支持用户自研标准TLM模型导入，同时在第三方处理器模型集成、支持PCIe SR-IOV、多线程仿真加速等多个关键技能点上可以供应业界一流的办理方案。
我们很高兴能够看到国产自主知识产权的虚拟化仿真方案能支持燧原科技的云端算力产品进一步演进。
”

挺进数字实现，提升量产竞争力：测试向量自动天生工具

集成电路的测试是全体集成电路设计和生产过程中不可或缺的核心环节，高品质、低本钱的测试是担保芯片质量的关键。
在可测试设计（DFT）中，项目调试的韶光占全体设计验证周期的50%以上，而高效的测试向量自动天生工具（ATPG）是得到最优测试的必要担保。

合见工软推出拥有自主知识产权的商用级、高效测试向量自动天生工具UniVista Tespert ATPG，帮助工程师在进行大规模SoC集成电路设计中实现DFT设计，以降落测试本钱，提升芯片质量和良率，缩短芯片设计周期，助力集成电路测试快速签核，目前已经实现了在人工智能、数据中央、消费类电子等领域的海内头部IC企业中的成功支配运用。

UniVista Tespert ATPG创新自研多线程并行引擎，可以利用48线程实现高达29倍的提速，同时合营高效的测试向量天生算法，担保了终极测试向量的有效性和高故障覆盖率。
同时，UniVista Tespert ATPG 支持基于时序逻辑的硬件压缩，比较于传统的组合逻辑的压缩构造，具备更高压缩比，可以帮助测试工程师办理越来越严厉的芯片“大”规模“少”管脚带来的寻衅，大幅的降落测试韶光和本钱。

上海富瀚微电子株式会社副总经理刘文江表示：“UniVista Tespert ATPG工具为我们在芯片可测试设计办理方案上供应了新的选择。
UniVista Tespert ATPG在自动测试向量天生上各项指标和主流EDA厂商相称，部分指标乃至更加出色。
如UniVista Tespert ATPG强大的图形调试功能，简洁易用、相应快速、运行稳定，大大提升了工程师的事情效率。
我们很期待UniVista Tespert ATPG后续在更多的项目中成功落地。
”

芯机联动，赋能繁芜系统研发：新一代电子系统研发管理平台

随着5G、AI、自动驾驶等技能的发展，电子系统已经越来越繁芜，研发过程中的各种型管理问题也日显突出。
个中如何让设计团队利用统一、规范化的资源库，设计过程中的数据如何进行管理和版本掌握，设计的阶段性成果如何进行评审和问题闭环，如何快速进行设计规则的自动化检讨，及时创造和解决质量问题，是目前设计工程师碰着的重点寻衅。

合见工软推出全新一代UniVista EDMPro电子系统研发管理平台。
与前一代电子数据管理平台EDMPro比较，本次新一代版本在多个组件上进行了技能创新与迭代，包括新一代EDMPro RMS资源库管理系统、新一代EDMPro ERS电子设计评审系统以及新一代EDMPro ERC电子设计自动化检讨系统。
经由多家头部企业客户的运用迭代，新一代工具套件在用户界面、操作相应、实行效率、主流EDA工具的协同等方面都进行了较大提升。
该工具套件现已实现在消费电子、通讯、打算机、航天航空等领域的海内头部企业中的成功支配运用。

复兴通讯EDA经理储明聚表示：“UniVista EDMPro系列产品在针对目前电子设计管理问题，带来积极浸染，如RMS对资源库的管理，有助于设计师更方便的选择须要的器件；ERS目前已经利用在一些项目上，问题提取、定位比之前要更加方便，基于线上的问题闭环管理，可以很直接的理解所有问题状态，节制评审进度；构造化数据管理，对后续改进产品质量、提升设计能力都有参考意义。
ERC的自动化检讨也将提升我们在检讨规则检讨的效率，支配UniVista EDMPro平台，令我们的工程师能更专注在设计、创新上。
”

全面做事，EDA+IP：首款自研全国产办理方案

在当今的数字化、智能化时期，从消费电子到高性能打算、大数据处理、人工智能等领域，对数据吞吐量、带宽、延迟、功耗等都有愈来愈严苛的哀求。
而大规模SoC设计中，架构设计中成熟可靠IP的运用，是目前芯片设计的主要一环。

合见工软推出首款自主知识产权的全国产PCIe Gen5完全办理方案——UniVista PCIe Gen5 IP，支持多运用、多模式，拥有精良的商用级高带宽、高可靠、低延迟、低功耗特性，可更好地办理芯片设计中对IO带宽的寻衅。
UniVista PCIe Gen5 IP办理方案包括合见工软自主自研的PCIe Gen5 Controller与互助方的32G Serdes，支持多种配置，可广泛运用在高性能打算HPC、人工智能AI、存储Storage、PCIe Switch/Retimer等多类芯片设计中，该IP现已成功运用在客户芯片中。

UniVista PCIe Gen5IP办理方案具有最高支持512G带宽的卓越性能，向下支持PCIe Gen1至Gen4的特性，可帮助芯片设计职员实现高带宽片间传输需求，可选AXI接口和TL FIFO接口，单通道controller + PHY的功耗小于350mw，供应了可靠、高速、低功耗的高性能办理方案。

集益威市场和发卖副总裁李防震表示：“多年以来我们与合见工软旗下的诺芮集成电路建立了良好的互助关系，双方在浩瀚领域有深度互助，在以太网干系产品上已经互助完成了多个客户的设计案例，在PCIe的互助上我们也是信心满满，期待未来双方在国产前辈IP上实现更多的打破。
”

(8364868)