《电子系统设计自动化》期末考试试题

一 填空题（每题2分，合计20分）

1、一样平常把EDA技能的发展分为

2. VHDL的旗子暗记（SIGNAL）是一种数值容器，不仅可以容纳 ，也可以保持______。

3. VHDL的数据类型包括 、 、 和 。

4. 层次化设计是将一个大的设计项目分解为多少个子项目或多少个层次来完成的。
先从底层的电路设计开始，然后在_______的设计中逐渐调用_______的设计结果，直至实现系统电路的设计。

5. z <= x XOR y AFTER 5ns 中的5ns指得是仿真延时中的______ 延时， z <= TRANSPORT x AFTER 10 ns中的10ns指得是_______ 延时。

6. 若在MAX+plus II集成环境下，实行事理图输入设计法，应选择_______办法。

7. 实行MAX+plus II的“T iming Analyzer”命令，可以_______设计电路输入与输出波形间的延时量。

8. VHDL措辞可以把任意繁芜的电路系统视作一个模块，一个模块可紧张分为 和程序包、 、构造体。

9. 仿真也称为__ _____，是对电路设计的一种间接的检测方法。

10. 以EDA办法实现的电路设计文件，终极可以编程下载到_______或 _____ __芯片中，完成硬件设计和验证。

二 选 择（每题2分，合计20分）

1. 将设计的系统或电路按照EDA开拓软件哀求的某种形式表示出来，并送入打算机的过程称为（ ）。

(A) 设计输入 (B) 设计输出 (C) 仿真 (D) 综合

2.一样平常把EDA技能的发展分（ ）个阶段。

(A) 2 (B) 3 (C) 4 (D) 5

3.AHDL属于（ ）描述措辞。

(A) 普通硬件 (B) 行为 (C) 高等 (D) 低级

4.VHDL属于（ ）描述措辞。

(A) 普通硬件 (B) 行为 (C) 高等 (D) 低级

5.包括设计编译和检讨、逻辑优化、适配和分割、布局和布线、天生编程数据文件等操作的过程称为（ ）。

(A) 设计输入 (B) 设计处理 (C) 功能仿真 (D) 时序仿真

6.在设计输入完成之后，应立即对设计文件进行（ ）。

(A) 编辑 (B) 编译 (C) 功能仿真 (D) 时序仿真

7.基于硬件描述措辞HDL的数字系统设计目前最常用的设计方法称为（ ）设计法。

(A) 自低向上 (B)自顶向下 (C) 积木式 (D) 顶层

8.在EDA工具中，能将硬件描述转化为硬件电路的主要工具软件为（ ）。

(A) 仿真器 (B) 综合器 (C) 适配器 (D) 下载器

9. 在EDA工具中，能完成在目标学习台器件上布局布线软件称为（ ）。

(A) 仿真器 (B) 综合器 (C) 适配器 (D) 下载器

10．VHDL常用的库是（）标准库。

(A) IEEE (B)STD (C) WORK (D) PACKAG

三 名词阐明（每题4分 合计20分）

1.UART

2.HDL

3.IEEE

4.ASIC

5.LAB

四 简 答（每题5分， 合计20分）

1.传统设计方法和EDA设计方法的紧张的不同点？

2.当代数字系统常用设计方法有哪些？

3. 解释VHDL措辞中Signal与Variable的差异？

4. PLD器件的编程模式可以分为哪两大类。
两大类的特点是什么？

五 设计题（每题10分， 合计20分）

1. 试编写上升沿触发的D触发器的VHDL措辞程序。

2. 设计一位比较器，当A>B时输出Q=1；否则输出Q=0.