老胡谈设计硬件设计常用经验常识（二）

硬件工程师设计作品的详细展现办法之一便是PCB。
不论PCB板子详细由谁设计，是要交付到用户手中的实物。

一个硬件设计工程师，只有熟知这些基本履历知识和PCB设计规则，利用到设计过程中，才能够成为真正的硬件设计大咖。
同时，真正的PCB设计大咖也假如硬件设计高手。

理解基本的设计履历知识，成为“设计达人”。

1、电气间隙和爬电间隔 – 安全规范中的两个基本观点和规则

正规的电子产品须要知足各种不同的标准和规范哀求，有些须要通过特殊机构认证才许可发卖。
最常见的有EMC/EMI规范和安全规范。

没有标准哀求、没有规范特性、没有质量担保的产品是比较随意马虎做出来的，由于可能连基本设计都没有，便是模拟copy他人的产品。
这样的产品说实话是没有客户的。

电子设备的安全间隔包括电气间隙（空间间隔）、爬电间隔（沿面间隔）和绝缘穿透间隔。

电气间隙Cl（Clearance）：

在两个导电零部件之间或导电零部件与设备防护界面之间测得的最短空间间隔。
即在担保电气性能稳定和安全的情形下，通过空气能实现绝缘的最短间隔。
这个电气间隙之间承受有较高电压，与老化征象无关。

爬电间隔Cr（Creepage Distance）：

沿绝缘表面测得的两个导电零部件之间或导电零部件与设备防护界面之间的最短路径。
如果是圆形带电区，其半径即为爬电间隔。
电子设备总会处于有灰尘，乃至湿润等事情环境中。
这个爬电间隔哀求，有时候也被称作防污哀求。

爬电间隔：爬的意思，可以看做一个蚂蚁从一个带电体沿着绝缘体表面爬行到另一个带电体必须经由的最短路程。
电气间隙可以算作是一个携同党的蚂蚁飞过去的最短间隔。

电气间隙的大小决定了电气间隙能承受的过电压。
当过电压值超过某一临界值后，此电压很快就引起电击穿。
因此，确认电气间隙大小必须以设备可能会涌现的最大的内部和外部过电压（脉冲耐受电压为依据）。

在不同场合利用同一电气设备或利用过电压保护器时所涌现的过电压大小各不相同。
须要查阅标准/规范来确定设计规则，以担保产品知足标准哀求。

实际设计中要考虑最糟情形来决定确定设计规则。
由于测试的时候会对内部零件施加10N力，外壳也施加30N力，以减少其间隔，仿照最糟的情形，来验证空间间隔是否符合标准规定。

设计时要同时考虑电气空间间隔和表面间隔，必须知足电气间隙和爬电间隔这两者的哀求。

一样平常来说，爬电间隔哀求数值比电气间隙的数值要大。
爬电间隔和绝缘形式（基本绝缘、赞助绝缘、加强绝缘、双重绝缘、或各绝缘组合）、电压的大小、污染等级、材料CTI特性以及表面形状有关。
根据这些条件来查表确定出设计规则。
常日可以采取开槽的办法（槽宽要大于1mm）来增加爬电间隔。

左表是基本绝缘最小爬电间隔，右表是功能绝缘的最小爬电间隔，基于IEC60335-1:2001

PCB常见的FR-4材料泄电起痕指数CTI（Comparative Tracking Index）在175-225之间，属于Ⅲa类材料。
消费类和通讯类产品常日事情电压小于50V，以是FR-4材料常常大量运用在这些产品场合。
超过50V电压的电路部分，可用下面参考值来设计（详见GB4706.1-1998 第29节)。

事情电压大于250V至440V的电控部分与不带电的金属部件之间的电气间隙>3mm,爬电间隔>4mm。

事情电压大于130V至250V的电控部分与不带电的金属部件之间的电气间隙>2.5mm,爬电间隔>3mm。

事情电压小于或即是130V的电控部分与不带电的金属部件之间的电气间隙>1.5mm,爬电间隔>2mm。

如不能够确定材料组别，要假定材料为Ⅲb组。

一样平常地，PCB设计中外层须要严格按照标准来设计。
履历参考：弱电间隔应大于15mil，强电应大于100mil；在内层15mil间距能知足1500Vac隔离；如果间隔不足可以开槽来增加爬电间隔（开槽要大于1mm）。

实际场合远比上面内容还要繁芜，一定要剖析详细的运用处所和电路哀求。
在详细设计时一定要去仔细剖析，查阅干系标准规范，或讯问专家，确保设计规则精确，避免后期多次返工，费时费力，还不一定找到问题症结。

2、 PCB布线trace的长度Length、宽度Width和厚度Thickness

对印制电路板PCB而言，铜是大多数电路板的质料。
PCB板的铜箔厚度1oz，意味着走线厚度为35um。

PCB上的走线要走多宽才得当呢？基于时下工艺制造条件，一样平常规则下低频小电流PCB走线宽度选用10mil；分外密集区选择6mil线宽。
有时会用4mil乃至更细的线宽来布线。

若要风雅选择布线线宽，首先要考虑阻抗匹配设计。
把稳要考虑工艺补偿：图形补偿和表面处理补偿。
由于导线横截面不是一个空想的矩形，实际上是一个梯形。
以TOP层为例，当铜箔厚度为1oz时，梯形的上底边比下底边短1mil。
比如线宽5mil，制造工艺上会引入系统偏差，其上底边W2约4mil，下底边W1为5mil。
高下底边的差异和铜厚有关。
下表是不同情形下截面梯形高下底W2/W1之间的关系。

其余，经由表面处理，如绿油涂敷后，设计的阻抗值会变小。

还要考虑到PCB线的过流能力。
PCB线通过电流的能力与线宽和铜箔厚度、布线在内层和外层以及容忍的温升等参数紧密有关。
参考美军标MIL-STD-275，线宽10mil走线在许可温升10摄氏度的条件下，可通过0.5A电流（1/2oz铜厚）。

如果作高电压或大电流的强电设计，还须要考虑一定的降额如30%-50%来运用。

PCB上的走线trace要走多长？(1 inch=1000mil=25.4mm)

首先理解一个观点“曼哈顿间隔”。
曼哈顿间隔（Manhattan Distance）是标准坐标系上两个点的绝对轴距总和。
如图红线代表曼哈顿间隔Manhattan Distance=

蓝色和黄色代表等价的曼哈顿间隔（也称作“出租车间隔”）。
绿色代表两点之间的直线间隔，是最短物理间隔，也称“欧氏间隔”。

PCB板上两点之间走线trace的最短长度是欧式间隔

一样平常来说，PCB布线的长度参考曼哈顿间隔。
常日实际Route走线长度在最短间隔到1.1倍曼哈顿间隔之间。
如果Route的长度超过1.3倍曼哈顿间隔，表明在板上有很多设计冗余过长的环路。
有可能须要优化布局，重新布线。

走线trace过长会影响什么呢？ 打算一下走线电阻：走线厚度0.5oz，线宽6mil，线长6inch。
铜的体电阻率

表面电阻率即方块电阻（Sheet Resistance）- 导电材料单位厚度单位面积上的电阻值，

（个中t=35um），单位为欧姆每方。
方数N=线长/线宽。

以是，6000inch走线直流电阻=

欧姆。
走线所引入的直流电阻变大一点，但并不显著。
因此很长trace的走线电阻常日可以忽略（如24in的走线电阻仅为2欧姆）。
但是须要霸占更多的PCB空间来布线。

PCB走线过长导致最为关键的影响是旗子暗记传播时延变长，旗子暗记对器件的驱动能力（带负载能力）有哀求，旗子暗记可能会发生畸变。
这个内容后面再详细谈论。